Docket No.: 50212-539 PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of : Customer Number: 20277

.

Chie FUKUDA, et al. : Confirmation Number:

:

Serial No.: : Group Art Unit:

•

Filed: September 23, 2003 : Examiner: Unknown

Examiner. Of

For: INTEGRATED OPTICAL ELEMENT, INTEGRATED OPTICAL ELEMENT FABRICATION

METHOD, AND LIGHT SOURCE MODULE

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claims the priority of:

Japanese Patent Application No. 2002-279512, filed September 25, 2002

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Registration No. 26,106

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 AJS:tlb Facsimile: (202) 756-8087

Date: September 23, 2003

50212-539 FUKUDA et 21. September 23,2003

日本国特許庁

JAPAN PATENT OFFICE Dermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 9月25日

出 願 番 号

Application Number:

特願2002-279512

[ST.10/C]:

[JP2002-279512]

出 願 人 Applicant(s):

住友電気工業株式会社

2003年 4月 4日

特許庁長官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 102Y0565

【提出日】 平成14年 9月25日

【あて先】 特許庁長官殿

【国際特許分類】 G02B 6/10

H01S 3/00

【発明者】

【住所又は居所】 神奈川県横浜市栄区田谷町1番地 住友電気工業株式会

社横浜製作所内

【氏名】 福田 智恵

【発明者】

【住所又は居所】 神奈川県横浜市栄区田谷町1番地 住友電気工業株式会

社横浜製作所内

【氏名】 勝山 造

【発明者】

【住所又は居所】 神奈川県横浜市栄区田谷町1番地 住友電気工業株式会

社横浜製作所内

【氏名】 山口 章

【発明者】

【住所又は居所】 神奈川県横浜市栄区田谷町1番地 住友電気工業株式会

社横浜製作所内

【氏名】 佐々木 隆

【特許出願人】

【識別番号】 000002130

【氏名又は名称】 住友電気工業株式会社

【代理人】

【識別番号】 100088155

【弁理士】

【氏名又は名称】 長谷川 芳樹

【選任した代理人】

【識別番号】 100089978

【弁理士】

【氏名又は名称】 塩田 辰也

【選任した代理人】

【識別番号】 100092657

【弁理士】

【氏名又は名称】 寺崎 史朗

【選任した代理人】

【識別番号】 100110582

【弁理士】

【氏名又は名称】 柴田 昌聰

【手数料の表示】

【予納台帳番号】 014708

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0106993

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 光集積素子、光集積素子の製造方法、及び光源モジュール【特許請求の範囲】

【請求項1】 所定波長の光を出力する半導体光素子と、

基板、及び前記基板上に設けられた光導波路を有して構成され、前記半導体光素子からの光が前記光導波路を伝搬される光回路素子と、

前記半導体光素子及び前記光回路素子を素子搭載面上に搭載するシリコンベンチと

を備えることを特徴とする光集積素子。

【請求項2】 前記半導体光素子及び前記光回路素子は、前記シリコンベンチに対して、発光層及び光導波層が前記素子搭載面側に位置するようにそれぞれ配置されていることを特徴とする請求項1記載の光集積素子。

【請求項3】 前記半導体光素子は、前記光導波路側の端面がARコートされた半導体光増幅素子であり、

前記光回路素子は、前記光導波路に、前記半導体光増幅素子に対して外部共振器を構成するグレーティングが形成されていることを特徴とする請求項1記載の光集積素子。

【請求項4】 前記半導体光増幅素子として、N個(Nは2以上の整数)の 半導体光増幅素子が前記シリコンベンチの前記素子搭載面上に搭載され、

前記光回路素子は、前記光導波路として、前記N個の半導体光増幅素子に対応するN本の光導波路を有するとともに、前記N本の光導波路のそれぞれに、互いに異なる反射ピーク波長を有する前記グレーティングが形成されていることを特徴とする請求項3記載の光集積素子。

【請求項5】 前記光回路素子は、前記N本の光導波路を伝搬される光を合 波する光合波器を有することを特徴とする請求項4記載の光集積素子。

【請求項6】 前記半導体光素子の前記光導波路側の端面と、前記光回路素子の前記光導波路との間に、樹脂が充填されていることを特徴とする請求項1記載の光集積素子。

【請求項7】 前記樹脂は、屈折率が1.300以上1.444以下である

ことを特徴とする請求項6記載の光集積素子。

【請求項8】 前記光回路素子は、前記半導体光素子からの光の光軸に直交する面に対して、前記半導体光素子側の端面が3°以上8°未満の角度で傾いて形成されていることを特徴とする請求項1記載の光集積素子。

【請求項9】 前記光回路素子は、前記基板が石英基板からなることを特徴とする請求項1記載の光集積素子。

【請求項10】 前記半導体光素子は、FFPが15°以下であるスポット サイズ変換構造を有して構成され、

前記光回路素子は、前記光導波路のコア及びクラッドの比屈折率差が1.0% 以上であることを特徴とする請求項1記載の光集積素子。

【請求項11】 所定波長の光を出力する半導体光素子と、基板、及び前記基板上に設けられた光導波路を有して構成される光回路素子とを、シリコンベンチの素子搭載面上に搭載して、前記半導体光素子からの光が前記光回路素子の前記光導波路を伝搬される光集積素子を作製することを特徴とする光集積素子の製造方法。

【請求項12】 前記光回路素子の作製において、前記光導波路を構成するコア及びクラッドのガラス膜をCVD法によって形成することを特徴とする請求項11記載の光集積素子の製造方法。

【請求項13】 前記シリコンベンチの作製において、前記素子搭載面に、前記光回路素子の前記光導波路からの光が入力される光ファイバを搭載するためのV溝と、前記半導体光素子及び前記光回路素子を搭載するときにダイボンダに認識させる位置合わせマークとを、KOHエッチング工程によって一括して形成することを特徴とする請求項11記載の光集積素子の製造方法。

【請求項14】 前記シリコンベンチの前記素子搭載面上に前記半導体光素子を搭載した後に、前記光回路素子を搭載することを特徴とする請求項11記載の光集積素子の製造方法。

【請求項15】 請求項1記載の光集積素子を備え、前記半導体光素子及び前記光回路素子によって構成された光源からの光を出力することを特徴とする光源モジュール。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体レーザ素子または半導体光増幅素子などの半導体光素子と、 半導体光素子からの光が伝搬される光導波路とを集積した光集積素子、光集積素 子の製造方法、及び光集積素子を用いた光源モジュールに関するものである。

[0002]

【従来の技術】

所定波長の光を生成または増幅して出力する光素子として、半導体レーザ素子 (LD:Laser Diode) または半導体光増幅素子 (SOA:Semiconductor Optic al Amplifier) などの半導体光素子と、半導体光素子から出力された光が伝搬される光導波路とを集積した光集積素子が知られている。このような光集積素子としては、例えば、特開平11-97784号公報(特許文献1)、または特開平11-211924号公報(特許文献2)に記載された光集積素子がある。

[0003]

上記した文献のうち、文献1には、半導体レーザダイオードと、光誘起グレーティングが形成された光導波路とを有する外部共振器型の周波数安定化レーザが記載されている。また、文献2には、石英系光導波路や石英系光結合器と、発振波長が異なる複数の半導体レーザチップとを集積した光回路が記載されている。

[0004]

【特許文献1】

特開平11-97784号公報

【特許文献2】

特開平11-211924号公報

[0005]

【発明が解決しようとする課題】

上記文献に記載された光集積素子においては、いずれも、半導体光素子と光導 波路とを同一のシリコン(Si)基板上に設けている。具体的には、シリコン基 板上に平面導波路型の光導波路を含む光回路を形成するとともに、シリコン基板 の光導波路が形成されている面の一部に搭載部を設けて、半導体レーザ素子などの半導体光素子のチップを搭載している。

[0006]

このような構成では、光を出力する半導体レーザ素子などの半導体光素子を搭載する基板としては、半導体光素子の放熱性などから考えて、上記のようにシリコン基板を用いることが好ましい。また、シリコン基板は、光ファイバを搭載するためのV溝等を精度良く形成することができる。しかしながら、シリコン基板上に光導波路を形成した場合、応力複屈折率による偏波依存性が大きくなり、良好な光導波路とすることが難しいという問題がある。

[0007]

本発明は、以上の問題点を解決するためになされたものであり、半導体光素子に対して偏波依存性などの特性が良好な光導波路が集積された光集積素子、光集積素子の製造方法、及び光源モジュールを提供することを目的とする。

[0008]

【課題を解決するための手段】

このような目的を達成するために、本発明による光集積素子は、(1)所定波 長の光を出力する半導体光素子と、(2)基板、及び基板上に設けられた光導波 路を有して構成され、半導体光素子からの光が光導波路を伝搬される光回路素子 と、(3)半導体光素子及び光回路素子を素子搭載面上に搭載するシリコンベン チとを備えることを特徴とする。

[0009]

また、本発明による光集積素子の製造方法は、所定波長の光を出力する半導体 光素子と、基板、及び基板上に設けられた光導波路を有して構成される光回路素 子とを、シリコンベンチの素子搭載面上に搭載して、半導体光素子からの光が光 回路素子の光導波路を伝搬される光集積素子を作製することを特徴とする。

[0010]

上記した光集積素子及びその製造方法においては、半導体レーザ素子または半 導体光増幅素子などの1または複数個の半導体光素子と、それに対応する光導波 路を有する光回路素子との2種類の光部品を別々に用意する。そして、それらを 光回路素子の基板とは別に設けられた基板であるシリコンベンチの所定の面上に 搭載することによって、光集積素子を構成している。

[0011]

これにより、半導体光素子が搭載される基板、及び光導波路が形成される基板 として、それぞれ好適な材質の基板を用いることができる。したがって、半導体 光素子に対して、偏波依存性などの特性が良好な光導波路が集積された光集積素 子、及びその製造方法が得られる。また、2種類の光部品を別々に作製すること により、光集積素子の製造歩留まりを向上することができる。

[0012]

また、光集積素子は、半導体光素子及び光回路素子が、シリコンベンチに対して、発光層及び光導波層が素子搭載面側に位置するようにそれぞれ配置されていることを特徴とする。これにより、半導体光素子の光軸と、光回路素子の光導波路の光軸との位置合わせ精度を向上することができる。

[0013]

また、半導体光素子は、光導波路側の端面がARコートされた半導体光増幅素子であり、光回路素子は、光導波路に、半導体光増幅素子に対して外部共振器を構成するグレーティングが形成されていることを特徴とする。これにより、偏波依存性などの特性が良好な外部共振器型の光源を有する光集積素子が得られる。

[0014]

さらに、半導体光増幅素子として、N個(Nは2以上の整数)の半導体光増幅素子がシリコンベンチの素子搭載面上に搭載され、光回路素子は、光導波路として、N個の半導体光増幅素子に対応するN本の光導波路を有するとともに、N本の光導波路のそれぞれに、互いに異なる反射ピーク波長を有するグレーティングが形成されていることを特徴とする。これにより、発振波長が異なる複数の外部共振器型の光源から構成された多波長光源を有する光集積素子が得られる。

[0015]

この場合、光回路素子は、N本の光導波路を伝搬される光を合波する光合波器 を有する構成としても良い。

[0016]

また、半導体光素子の光導波路側の端面と、光回路素子の光導波路との間に、 樹脂が充填されていることを特徴とする。これにより、光回路素子の端面からの 半導体光素子への反射戻り光を低減することができる。このような構成では、充 填される樹脂の屈折率を1.300以上1.444以下とすることが、反射戻り 光を充分に低減する上で好ましい。

[0017]

また、光回路素子は、半導体光素子からの光の光軸に直交する面に対して、半導体光素子側の端面が3°以上8°未満の角度で傾いて形成されていることを特徴とする。これにより、光回路素子の端面からの半導体光素子への反射戻り光を低減することができる。

[0018]

また、光回路素子は、基板が石英基板からなることを特徴とする。このように石英基板上に光導波路を形成することにより、偏波依存性などの特性が良好な光導波路とすることができる。

[0019]

また、半導体光素子は、FFP(遠視野像での角度広がり)が15°以下であるスポットサイズ変換構造(SSC構造)を有して構成され、光回路素子は、光導波路のコア及びクラッドの比屈折率差が1.0%以上であることを特徴とする。これにより、半導体光素子から光回路素子の端面まで伝搬した光の径と、光導波路のモードフィールド径(MFD)とをマッチさせて、半導体光素子と光導波路との間での光の結合効率を高めることができる。

[0020]

また、光集積素子の製造方法は、光回路素子の作製において、光導波路を構成するコア及びクラッドのガラス膜をCVD法によって形成することを特徴とする。このように、膜厚制御性の良いCVD法を用いて光導波路を形成することにより、半導体光素子の光軸に対する光導波路の光軸の位置合わせ精度を向上することができる。

[0021]

また、シリコンベンチの作製において、素子搭載面に、光回路素子の光導波路

からの光が入力される光ファイバを搭載するためのV溝と、半導体光素子及び光回路素子を搭載するときにダイボンダに認識させる位置合わせマークとを、KOHエッチング工程によって一括して形成することを特徴とする。これにより、半導体光素子、光回路素子の光導波路、及び光ファイバの相互間の位置合わせ精度を向上することができる。

[0022]

また、シリコンベンチの素子搭載面上に半導体光素子を搭載した後に、光回路素子を搭載することを特徴とする。これにより、光集積素子の製造時において、 光回路素子に生じる熱による特性変化を抑制することができる。

[0023]

また、本発明による光源モジュールは、上記した光集積素子を備え、半導体光素子及び光回路素子によって構成された光源からの光を出力することを特徴とする。これにより、偏波依存性などの特性が良好な光集積素子を光源とする光通信用の光源モジュールが得られる。

[0024]

【発明の実施の形態】

以下、図面とともに本発明による光集積素子、光集積素子の製造方法、及び光 集積素子を用いた光源モジュールの好適な実施形態について詳細に説明する。な お、図面の説明においては同一要素には同一符号を付し、重複する説明を省略す る。また、図面の寸法比率は、説明のものと必ずしも一致していない。

[0025]

図1は、本発明による光集積素子の一実施形態の断面構成を示す側面断面図である。また、図2は、図1に示した光集積素子の平面構成を示す上面図である。なお、図1は、光集積素子における光伝搬方向に平行であって、後述する半導体光増幅素子 20_1 、光導波路 31_1 、及び光ファイバ 40_1 の光軸を含む断面図となっている。

[0026]

また、図3は、図1及び図2に示した光集積素子におけるシリコンベンチの平面構成を、シリコンベンチ上に搭載される光集積素子の各構成要素を除いた状態

で示す上面図である。

[0027]

本実施形態の光集積素子1Aは、シリコン(Si)製の基板からなるシリコンベンチ10と、半導体光増幅素子(SOA)20と、光回路素子30と、光ファイバ40とを備えている。

[0028]

シリコンベンチ10は、その所定の面が、上記したSOA20及び光回路素子30の各素子のチップを搭載するための素子搭載面となっている。このシリコンベンチ10の素子搭載面には、光伝搬方向の上流側から下流側に向かって、SOA20を搭載するための第1搭載面10a、光回路素子30を搭載するための第2搭載面10b、及び光ファイバ40を搭載するための第3搭載面10cが設けられている。また、シリコンベンチ10の素子搭載面上には、絶縁膜が形成されている。

[0029]

SOA 2 0 は、光を増幅して出力する半導体光素子である。図 1 及び図 2 に示した光集積素子 1 Aにおいては、この SOA 2 0 として、4 個の SOA 2 0 $_1$ ~ 2 0 $_4$ が設置されている。それぞれの SOA 2 0 $_i$ (i=1~4)は、光伝搬方向に対して上流側の端面 2 1 が H R(High-Reflection)コートされ、また、下流側で光回路素子 3 0 に対向する端面 2 2 が A R(Anti-Reflection)コートされている。これにより、SOA 2 0 $_i$ は、光増幅素子として機能するように構成されている。

[0030]

これらの $SOA20_1$ ~ 20_4 は、シリコンベンチ10の第1搭載面10a上に、好ましくはAuSnからなるボンディングパッド51を介し(図3参照)、互いに並列に配置されて搭載されている。また、 $SOA20_i$ は、図1に示すように、その発光層26が第1搭載面10a側に位置するように、膜堆積面がシリコンベンチ10側となるフリップチップで搭載されている。また、 $SOA20_i$ の 膜堆積面には、電極材料による位置合わせマーク(図示していない)が形成されている。また、 $SOA20_1$ ~ 20_4 が搭載されているシリコンベンチ10の第1

搭載面10a上には、好ましくはTiPtAuからなる電極50が設けられている。

[0031]

光回路素子30は、基板、及び基板上に設けられた光導波路を有して構成される平面導波路型の光回路素子である。光回路素子30は、石英基板35と、石英基板35の膜堆積面上に所定の導波路パターンで形成された光導波層と、石英基板35及び光導波層を覆うように形成されたオーバークラッド37とを有する。

[0032]

[0033]

[0034]

これらの光導波路31₁~31₄を有する光回路素子30は、好ましくはAuSnからなるボンディングパッド52を介し(図3参照)、シリコンベンチ10の第2搭載面10b上に搭載されている。また、光回路素子30は、図1に示すように、そのコア36を含む光導波層が第2搭載面10b側に位置するように、膜堆積面がシリコンベンチ10側となるフリップチップで搭載されている。

[0035]

図4は、図1及び図2に示した光集積素子1Aの光伝搬方向に垂直な断面構成を、光導波路 31_1 ~ 31_4 を有する光回路素子30を含む位置について示す1- I 矢印断面図である。シリコンベンチ10の第2搭載面10bには、図3及び図4に示すように、光導波路 31_1 ~ 31_4 のそれぞれに沿うように4本のV溝13が形成されている。また、シリコンベンチ10には、SOA 20_1 ~ 20_4 を搭載する第1搭載面10aと、光回路素子30を搭載する第2搭載面10bとの間に、ダイシング溝11が設けられている。

[0036]

光ファイバ40は、SOA20から出力されて光導波路31を伝搬された光を出力する光導波路である。本実施形態においては、光ファイバ40として、4本の光ファイバ40 $_1$ ~40 $_4$ が設置されている。それぞれの光ファイバ40 $_i$ (i=1~4)は、そのコア41の光軸が、対応する光導波路30 $_i$ の光軸と一致する位置に設けられており、光導波路31 $_i$ からの光が光ファイバ40 $_i$ へと入力されるようになっている。

[0037]

これらの光ファイバ 40_1 ~ 40_4 は、シリコンベンチ10の第3搭載面10c上に、互いに並列に配置されて搭載されている。

[0038]

図 5 は、図 1 及び図 2 に示した光集積素子 1 A の光伝搬方向に垂直な断面構成を、光ファイバ4 0_1 ~4 0_4 を含む位置について示すII-II矢印断面図である。シリコンベンチ 1 0 の第 3 搭載面 1 0 c には、図 3 及び図 5 に示すように、4 本の V 溝 1 4 が形成されている。光ファイバ4 0_1 ~4 0_4 は、それぞれ対応する V 溝 1 4 によって位置決めされて固定されている。また、シリコンベンチ 1 0 には、光回路素子 3 0 を搭載する第 2 搭載面 1 0 b b と、光ファイバ4 0_1 ~4 0_4 を搭載する第 3 搭載面 1 0 c b との間に、ダイシング溝 1 b が設けられている。

[0039]

 $SOA20_1 \sim 20_4$ をシリコンベンチ10上に搭載するためのボンディングパッド 51 は、図 3 に実線で示すように、シリコンベンチ10 側の第 1 搭載面 10 a 上に設けられている。また、光導波路 $31_1 \sim 31_4$ を有する光回路素子 30 を

シリコンベンチ10上に搭載するためのボンディングパッド52は、図3に破線で示すように、シリコンベンチ10の第2搭載面10bに対向する光回路素子30側のクラッド37の面上に、好ましくはTiPtAuからなるメタル層を介して設けられている。

[0040]

また、シリコンベンチ100第2搭載面10b上には、素子搭載面上にSOA 20_1 ~ 20_4 及び光回路素子30を搭載するときにダイボンダに認識させる位置合わせマーク53が形成されている。同様に、光回路素子300クラッド370面上には、位置合わせマーク54が形成されている。

[0041]

本実施形態による光集積素子の効果について説明する。

[0042]

図 $1\sim$ 図5に示した光集積素子1Aにおいては、半導体光素子であるSOA2O $_1\sim 2$ O $_4$ と、光導波路31 $_1\sim 3$ 1 $_4$ を有する光回路素子30との2種類の光部品を別々に用意する。そして、それらを光回路素子30の基板35とは別に設けられた基板であるシリコンベンチ10の搭載面10a ~ 1 0cからなる所定の面上に搭載することによって、光集積素子1Aを構成している。

[0043]

これにより、 $SOA20_1 \sim 20_4$ が搭載される基板、及び光導波路 $31_1 \sim 31_4$ のコア 36、クラッド 37 が形成される基板として、それぞれ好適な材質の基板を用いることができる。したがって、 $SOA20_1 \sim 20_4$ に対して、偏波依存性などの特性が良好な光導波路 $31_1 \sim 31_4$ が集積された光集積素子 1A が得られる。また、2 種類の光部品を別々に作製することにより、光集積素子 1A の製造歩留まりを向上することができる。

[0044]

光回路素子30において光導波路 $31_1\sim31_4$ のコア36、クラッド37が形成される基板35としては、上述のように石英基板を用いることが好ましい。このように、石英基板上に光導波路を形成することにより、偏波依存性などの特性が良好な光導波路とすることができる。

[0045]

また、このように基板35として石英基板を用いる場合、光回路素子30をシリコンベンチ10上に搭載するためのボンディングパッド52は、図3に示すように、光回路素子30の4隅に設けることが好ましい。これにより、基板35の反りによって光回路素子30とシリコンベンチ10とが接触することが抑制される。

[0046]

また、光回路素子30の光導波路 31_1 ~ 31_4 に対し、図3及び図4に示すように、シリコンベンチ10の第2搭載面10bの対応する位置にV滞13を形成しておくことが好ましい。例えば、CVD法によってクラッド37を形成すると、光回路素子30のコア36上の表面が凸になる場合がある。これに対して、V滞13を設けておくことにより、光回路素子30の凸部とシリコンベンチ10との接触が抑制され、また、接触による導波損失の増大、光軸位置ずれ等が防止される。

[0047]

また、上記実施形態においては、半導体光素子である $SOA20_1\sim20_4$ 及び光回路素子30が、シリコンベンチ10に対して、その発光層及び光導波層がシリコンベンチ10の素子搭載面側に位置するようにそれぞれ配置されている。これにより、例えば無調芯の場合であっても、 $SOA20_1\sim20_4$ の光軸と、光回路素子30の光導波路 $31_1\sim31_4$ の光軸との位置合わせ精度を向上することができる。

[0048]

垂直方向の光軸位置については、各素子を作製する際の膜堆積精度やRIE精度、及びシリコンベンチ10上にボンディングパッド51、52を介して各素子を搭載する際のAuSnの加熱条件によって、位置を合わせることができる。

[0049]

この場合、光導波路 $31_1 \sim 31_4$ を構成するコア 36 及びクラッド 37 のガラス膜は、CVD法によって形成することが好ましい。また、TiPtAu などからなる電極、あるいはAuSn からなるボンディングパッドなどの膜は、蒸着に

よって形成することが好ましい。このように、膜厚制御性の良い方法を用いて膜 堆積を行うことにより、良好な光軸の位置合わせ精度が得られる。

[0050]

一方、水平方向の光軸位置については、 $SOA20_1 \sim 20_4$ 及び光回路素子 0 を搭載するときに、高精度ダイボンダに位置合わせマーク 5 3 、 5 4 を認識させることによって、位置を合わせることができる。

[0051]

この場合、シリコンベンチ10の作製においては、位置合わせマーク53と、光ファイバ 40_1 ~ 40_4 を搭載するためのV溝14とを、KOHエッチング工程により、同じフォトマスクを用いて素子搭載面上に一括して形成することが好ましい。これにより、位置合わせマークとV溝との間の位置ずれが抑制され、SOA 20_1 ~ 20_4 、光回路素子30の光導波路 31_1 ~ 31_4 、及び光ファイバ 40_1 ~ 40_4 0相互間の位置合わせ精度を向上することができる。

[0052]

また、光回路素子30の作製においては、同様に、位置合わせマーク54を、 メタル層と同じフォトマスクを用いて形成することが好ましい。これにより、位 置合わせマークと光導波路のコアとの間の位置ずれが抑制される。

[0053]

なお、光集積素子 1 Aの各部の形状、例えば V 溝幅、絶縁膜厚、電極厚、ボンディングパッド厚、クラッド厚、メタル層厚等は、それぞれ、 $SOA20_1\sim 2$ 0_4 の光軸、光回路素子 3 Oの光導波路 3 $1_1\sim 3$ 1_4 の光軸、及び光ファイバ 4 $0_1\sim 4$ 0_4 の光軸が合うように適宜設計される。

[0054]

また、上記実施形態においては、シリコンベンチ100素子搭載面には、第1搭載面10aと第2搭載面10bとの間、及び第2搭載面10bと第3搭載面10 cとの間に、それぞれ、ダイシング溝11、12が設けられている。これにより、 $SOA20_1$ ~ 20_4 と光回路素子30との間、及び光回路素子30と光ファイバ 40_1 ~ 40_4 との間に異物などが挟まることが防止される。

[0055]

また、シリコンベンチ10の素子搭載面上にTiPtAuなどによって形成される電極50の膜厚は、例えば0.56μm程度とすることが好ましい。また、AuSnなどによって形成されるボンディングパッド51の膜厚は、例えば1.5μm程度とすることが好ましい。これらの膜厚は、薄すぎると接合強度がとれず、一方、厚すぎると光軸位置ずれが大きくなる。

[0056]

また、光回路素子30は、 $SOA20_i$ からの光の光軸に直交する面(シリコンベンチ10の素子搭載面に直交する面)に対して、その $SOA20_i$ 側の端面が 3° 以上 8° 未満の所定角度、例えば 4.5° の角度、で傾いて形成されていることが好ましい(図1の断面図参照)。これにより、光回路素子30の端面からの $SOA20_i$ への反射戻り光を低減することができる。

[0057]

光回路素子30の端面の傾き角度が8°よりも大きいと、光回路素子30が80A20_iに対して接触しないように、SOA20_iと光回路素子30との間を広くする必要があり、光の結合損失が大きくなる。また、傾き角度が3°よりも小さいと、反射戻り光の低減効果が充分には得られなくなる。なお、図1に示す構成においては、光回路素子30の光ファイバ40_i側の端面も同様に傾いて形成されている。また、SOA20_iの端面と光回路素子30の端面との間の距離は、例えば 20μ m程度である。

[0058]

また、 $SOA20_i$ は、FFP(遠視野像での角度広がり)が 15° 以下、例えば 12° 、であるスポットサイズ変換構造(SSC構造)を有して構成されることが好ましい。また、光回路素子30は、光導波路 31_i のコア36及びクラッド37の比屈折率差 Δ nが1.0%以上、例えば Δ n=1.5%、であることが好ましい。これにより、 $SOA20_i$ から光回路素子30の光導波路 31_i の端面まで伝搬した光の径と、光導波路 31_i のモードフィールド径(MFD)とをマッチさせ、 $SOA20_i$ と光導波路 31_i との間での光の結合効率を高めて、低閾値、高出力の光集積素子1Aとすることができる。

[0059]

また、 $SOA20_1\sim20_4$ の光導波路 $31_1\sim31_4$ 側の端面と、光回路素子300の光導波路 $31_1\sim31_4$ の端面との間に、樹脂が充填されていることが好ましい。これにより、光回路素子300の端面からの $SOA20_1\sim20_4$ への反射戻り光を低減することができる。このような構成では、充填される樹脂の屈折率を13以上1.444以下とすることが、反射戻り光を充分に低減する上で好ましい。

[0060]

このように樹脂を充填する構成の具体例としては、図6(a)の側面図、及び図6(b)の上面図に破線によって示すように、光集積素子1 Aを構成するシリコンベンチ1 O、SOA2 O $_1$ \sim 2 O $_4$ 、及び光回路素子3 Oの全体を樹脂1 8によって覆う構成を用いることができる。また、これ以外の構成としても良い。なお、このような構成では、SOA2 O $_1$ \sim 2 O $_4$ の下流側端面2 2 OAR コートは、樹脂1 8 の屈折率に対して設計される。

[0061]

1.55μm波長帯域の光を想定した場合、例えば、屈折率1.4の樹脂を用いることができる。樹脂の屈折率が1.3よりも小さいと、各接合端面での光の結合損失が大きくなる。また、屈折率が1.444よりも大きいと、光回路素子でのクラッド厚が薄い場合、樹脂側に光が漏れて光導波路での導波損失が大きくなる。

[0062]

図1~図5に示した光集積素子1Aの製造方法について、光集積素子1Aの具体的な構成例とともに説明する。図7(a)~(d)は、図1に示した光集積素子1Aの製造方法を概略的に示す工程図である。なお、図7(a)~(d)の各図においては、図1と同様の側面断面図によって各製造工程を示している。

[0063]

まず、半導体光素子である $SOA20_1 \sim 20_4$ 、及び光回路素子30を搭載する基板であるシリコンベンチ10を作製する(図7(a))。シリコンベンチ10の一方を素子搭載面とし、その素子搭載面に、ダイシング溝11、12、12、13、14、絶縁膜、120、位置合わせマーク130。位置合わせマーク130。

形成し、さらに、電極 50 上に、 $SOA20_1$ ~ 20_4 を搭載するためのAuSnからなるボンディングパッド 51 を形成する。電極 50 のTiPtAu の厚さは約0.56 μ m、ボンディングパッド 51 のAuSn の厚さは約1.5 μ mとする。また、位置合わせマーク 53 は、V 滞 13、14 の形成と同じフォトマスクでKOH エッチングによって形成する。

[0064]

次に、4個の $SOA20_1$ ~ 20_4 を用意し、シリコンベンチ10の素子搭載面の第1搭載面10 a 上に搭載する(図7(b))。それぞれの $SOA20_i$ の作製においては、A u などからなる電極(図示していない)はメッキではなく蒸着により、厚さ約1 μ mで形成する。このように、蒸着によって電極を形成することで、電極の厚さのばらつきを1 μ m \pm 0. 1 μ m 程度に小さくすることができる。また、この $SOA20_i$ では、SSC構造でFFPを12° とする。

[0065]

上記のように作製された SOA 20 $_1$ ~20 $_4$ は、高精度ダイボンダにより、発光層 26 や電極等が形成されている膜堆積層がシリコンベンチ 10 側となるフリップチップの状態で、シリコンベンチ 10 に形成されたボンディングパッド 51 を介して第 1 搭載面 10 a 上に搭載され固定される。このとき、SOA 20 $_1$ ~20 $_4$ は、シリコンベンチ 10 側のボンディングパッド 51 のA u Sn と、SOA 20 $_1$ ~20 $_4$ は、シリコンベンチ 10 側のボンディングパッド 51 のA u Sn と、SOA 20 $_1$ ~20 $_4$ 4 側の電極面のA u とが加熱で融け合うことによって固定される。

[0066]

続いて、光導波路 $3~1_1$ ~ $3~1_4$ を有する光回路素子 3~0 を用意し、シリコンベンチ 1~0 の素子搭載面の第 2 搭載面 1~0 り上に搭載する(図 7~(c))。光回路素子 3~0 の作製においては、石英基板 3~5 となる石英ウエハ上に厚さ $4~5~\mu$ m の光導波層をプラズマC V D 法によって堆積し、フォトリソグラフィ及び $4~6~\mu$ m深さのR I E によって光導波層を加工して、 $4~\mu$ の光導波路 $3~1_1$ ~ $3~1_4$ に対応するパターンのコア 3~6 を形成する。そして、石英基板 3~5 及びコア 3~6 を覆うように厚さ $1~2~6~\mu$ mでオーバークラッド 3~7 をプラズマC V D 法によって堆積する。

[0067]

ここでは、 $SOA20_i$ と、光回路素子30の光導波路 31_i との光軸合わせなどのため、オーバークラッド37の厚さを通常の平面光導波路での厚さ(約20μm)の半分程度としている。また、 $SOA20_i$ とモードフィールド径(MFD)をマッチさせて光の結合効率を高めるため、光導波路 31_i でのコア36とクラッド37との比屈折率差は $\Delta n=1.5%$ に設定している。隣り合うコア36の間隔は、500μm程度である。

[0068]

クラッド37の面上に、TiPtAuからなる厚さ0.56 μ mのメタル層を蒸着及びリフトオフ(または蒸着、フォトリソグラフィ、及びRIE)によって形成し、さらに、このメタル層上に、AuSnからなる厚さ1.5 μ mのボンディングパッド52を同じく蒸着及びリフトオフによって形成する。このようなプロセス及び各層の厚さの設定により、各工程での膜堆積厚さやエッチング深さのばらつきを合わせて、全体で $\pm 1 \mu$ m以下のばらつきに抑えることができる。これにより、無調芯で光回路素子30を実装した場合でも、 $SOA20_i$ と光導波路3 1_i との間での光の結合効率を向上することができる。

[0069]

この平面導波路型の光回路素子30をウエハのまま、または適当な大きさに切り出して、所定の反射率及び反射波長帯域、反射ピーク波長を有する光誘起グレーティング32を形成する。また、水素処理、アニール等については、通常の条件で処理を行う。

[0070]

このとき、後のボンディング工程やパッケージング工程での熱や応力によってグレーティング32の特性が変化する量を見込んで、グレーティング32を形成しておくことが好ましい。また、光導波路31₁~31₄のそれぞれでのグレーティング32は、互いに異なる反射波長帯域及び反射ピーク波長となるように形成する。グレーティング32形成後、端面の傾き角度が4.5°となるようにダイシングし、2.5mm×2.5mmの光回路素子30のチップに分割する。

[0071]

上記のように作製された光回路素子30は、髙精度ダイボンダにより、光導波

路 31_1 ~ 31_4 やボンディングパッド 52 等が形成されている膜堆積層がシリコンベンチ 10 側となるフリップチップの状態で、光回路素子 30 に形成されたボンディングパッド 52 を介して第2 搭載面 10 b 上に搭載され固定される。このとき、光回路素子 30 は、シリコンベンチ 10 側のメタル層と、光回路素子 30 側のボンディングパッド 52 の 30 ない 30 をかかかで融け合うことによって固定される。

[0072]

さらに、 $SOA20_1 \sim 20_4$ 及び光回路素子30が搭載されたシリコンベンチ10に対して、その第3搭載面10 c上に光ファイバ $40_1 \sim 40_4$ を搭載して、光集積素子1 Aを完成する(図7 (d))。また、必要に応じて、シリコンベンチ10、 $SOA20_1 \sim 20_4$ 、及び光回路素子30 を含む所定の範囲を樹脂18 によって封止する(図6参照)。例えば、光集積素子1 Aを所定のパッケージに実装し、ファイバセットとワイヤボンドした後、その全体を、 $SOA20_1 \sim 20_4$ を水分等から守る樹脂で覆う。このとき、樹脂は $SOA20_1 \sim 20_4$ と光回路素子30との間、光回路素子30と光ファイバ4 $0_1 \sim 40_4$ との間、光回路素子30とシリコンベンチ10との間などにも充填される。

[0073]

以上により、光集積素子1 Aは、 $SOA20_1$ 及び光導波路 31_1 からなり発振波長 λ_1 の光を出力する外部共振器型の第1 光源と、 $SOA20_2$ 及び光導波路 31_2 からなり発振波長 λ_2 の光を出力する外部共振器型の第2 光源と、 $SOA20_3$ 及び光導波路 31_3 からなり発振波長 λ_3 の光を出力する外部共振器型の第3 光源と、 $SOA20_4$ 及び光導波路 31_4 からなり発振波長 λ_4 の光を出力する外部共振器型の第4 光源とを備える4 波長光源として構成される。

[0074]

なお、光集積素子 1 Aでの発振波長 λ_1 $\sim \lambda_4$ は、1 SOA 1 ~ 1 SOA 1 ~ 1 SOA 1 ~ 1 ~ 1

[0075]

図8は、本構成の光集積素子1Aの光学特性を模式的に示すグラフである。図8(a)は光集積素子1Aでの発光スペクトルを示すグラフであり、グラフA1~A4は、それぞれ上記した第1光源~第4光源の発光スペクトルに対応している。また、図8(b)は電流-光出力特性を示すグラフであり、グラフB1~B4は、それぞれ第1光源~第4光源の特性に対応している。また、図8(c)は電流-発振波長特性を示すグラフであり、グラフC1~C4は、それぞれ第1光源~第4光源の特性に対応している。

[0076]

ここで、図7に示した光集積素子の製造方法では、シリコンベンチ10の素子搭載面上に $SOA20_1$ ~ 20_4 を搭載し、その後に、光回路素子30の搭載を行っている。これにより、搭載時の熱によって生じる光回路素子30の光導波路 31_1 ~ 31_4 に形成されたグレーティング32の劣化が最小限に止められる。

[0077]

また、このような製造工程に対応して、上記実施形態では、光回路素子30をシリコンベンチ10上に搭載するためのボンディングパッド52を、シリコンベンチ10側ではなく光回路素子30側に設けている。

[0078]

光回路素子3 O 搭載用のボンディングパッド5 2 をシリコンベンチ1 O の素子搭載面上に設けると、S O A 2 O $_1$ \sim 2 O $_4$ 搭載時の熱によって、ボンディングパッド5 2 の A u S n までが融けてしまい、あるいはボンディングパッド5 2 の A u S n が酸化によって劣化する場合がある。これに対して、このボンディングパッド5 2 を光回路素子3 O 側に設けることにより、シリコンベンチ1 O へと 1 O A 1 O 1 C 1 O 1 C 1 C 1 O 1 C 1

[0079]

光集積素子1Aの構成及び特性について、さらに検討する。

[0080]

図9は、図1に示した光集積素子1AにおけるSOA20_iと光導波路31_iと

の間での光の結合損失を示すグラフである。このグラフにおいて、横軸は、 $SOA20_i$ と光導波路 31_i との光軸の軸ずれ量(μ m)を示している。また、縦軸は、 $SOA20_i$ と光導波路 31_i との間での光の結合損失(dB)を示している

[0081]

ここでは、 $SOA20_i$ の下流側の端面と、光導波路 31_i の上流側の端面との間の距離を 20μ mとしている。また、 $SOA20_i$ として、 $FFPが12^\circ$ の SSC構造を有するSOAを想定している。

[0082]

また、グラフD $1\sim$ D 4 は、S O A 2 O $_i$ に対して結合される光導波路 3 1 $_i$ のコアサイズを 4 . 5 μ m τ 一定とするとともに、コア 3 6 とクラッド 3 7 との比屈折率差 Δ n を変化させたときの光の結合特性をそれぞれ示している。

[0083]

具体的には、グラフD 1 は光導波路 3 1_i の Δ nを 1.50%、MFDを 5.6 μ mとしたときの特性を示している。また、グラフD 2 は Δ nを 0.75%、MFDを 8 μ mとしたときの特性を示している。また、グラフD 3 は Δ nを 0.65%、MFDを 9 μ mとしたときの特性を示している。また、グラフD 4 は Δ nを 0.45%、MFDを 10 μ mとしたときの特性を示している。なお、SOA 20 i0 MFD は、グラフD 1 \sim D 4 のいずれの場合も 4.8 μ m である。

[0084]

これらのグラフD $1\sim$ D 4 に示すように、 $SOA20_i$ と光導波路 31_i との光軸の軸ずれ量が ± 2 μ m以下の範囲内にある場合、光導波路 31_i での比屈折率差 Δ nが大きく、そのMF D が小さい方が、光の結合損失が小さく抑えられている。したがって、上記構成の光集積素子 1 A においては、光回路素子 3 O での光導波路 31_i のコア 3 6 及びクラッド 3 7 の比屈折率差 Δ n δ 1 . 0%以上に設定することが好ましい。

[0085]

図10は、図1に示した光集積素子1AにおけるSOA20iと光導波路31i

との間での光の結合損失を示すグラフである。このグラフにおいて、横軸は、 $SOA20_i$ と光導波路 31_i との光軸の軸ずれ量(μ m)を示している。また、縦軸は、 $SOA20_i$ と光導波路 31_i との間での光の結合損失(dB)を示している。

[0086]

ここでは、 $SOA20_i$ の下流側の端面と、光導波路 31_i の上流側の端面との間の距離を 20μ mとしている。また、光導波路 31_i として、コア36とクラッド37との比屈折率差 Δ nが $1.5%、MFDが<math>5.6\mu$ mの光導波路を想定している。

[0087]

また、グラフE $1\sim$ E 3 は、S S C 構造を有する S O A 2 O $_i$ における F F P を変化させたときの光の結合特性をそれぞれ示している。

[0088]

具体的には、グラフE 1 は $SOA20_i$ の FFPを 12° としたときの特性を示している。また、グラフE 2 は $SOA20_i$ の FFPを 16° としたときの特性を示している。また、グラフE 3 は $SOA20_i$ の FFPを 20° としたときの特性を示している。

[0089]

これらのグラフE $1\sim$ E 3に示すように、SSC構造を有するSOA 20_i でのFFPが小さい方が、光の結合損失が小さく抑えられている。したがって、上記構成の光集積素子 1 Aにおいては、SSC構造でのFFPを 15° 以下に設定することが好ましい。

[0090]

図11は、本発明による光集積素子の他の実施形態の断面構成を示す側面断面図である。また、図12は、図11に示した光集積素子の平面構成を示す上面図である。なお、図11は、光集積素子における光伝搬方向に平行であって、SOA 20_1 、及び光導波路 31_1 の光軸を含む断面図となっている。

[0091]

また、図13は、図11及び図12に示した光集積素子におけるシリコンベン

チの平面構成を、シリコンベンチ上に搭載される光集積素子の各構成要素を除い た状態で示す上面図である。

[0092]

本実施形態の光集積素子1Bは、シリコンベンチ10と、SOA20と、光回路素子30と、光ファイバ40とを備えている。

[0093]

シリコンベンチ10の素子搭載面には、光伝搬方向の上流側から下流側に向かって、SOA20を搭載するための第1搭載面10a、光回路素子30を搭載するための第2搭載面10b、及び光ファイバ40を搭載するための第3搭載面10cが設けられている。また、シリコンベンチ10の素子搭載面上には、絶縁膜が形成されている。

[0094]

SOA20としては、図11及び図12に示した光集積素子1Bにおいては、4個のSOA20 $_1$ ~20 $_4$ が設置されている。それぞれのSOA20 $_i$ (i=1~4)は、上流側端面21がHRコートされ、また、下流側端面22がARコートされている。これにより、SOA20 $_i$ は、光増幅素子として機能するように構成されている。

[0095]

これらの $SOA20_1 \sim 20_4$ は、シリコンベンチ10の第1搭載面10a上に、ボンディングパッド51を介し(図13参照)、互いに並列に配置されて搭載されている。また、 $SOA20_i$ は、図11に示すように、その発光層26が第1搭載面10a側に位置するようにフリップチップで搭載されている。また、 $SOA20_i$ の膜堆積面には、電極材料による位置合わせマークが形成されている。また、 $SOA20_1 \sim 20_4$ が搭載されているシリコンベンチ10の第1搭載面10a上には、電極50が設けられている。

[0096]

光回路素子30は、石英基板35と、石英基板35の膜堆積面上に所定の導波路パターンで形成された光導波層と、石英基板35及び光導波層を覆うように形成されたオーバークラッド37とを有する。

[0097]

本実施形態においては、光回路素子30のうちで上流側の光回路部分における石英基板35上の光導波層は、光伝搬方向を長手方向として互いに並列に配置された4本のコア36を有する導波路パターンで形成されている。これにより、光回路素子30の上流側の部分は、4本の光導波路31 $_1$ ~31 $_4$ を有して構成されている。また、それぞれの光導波路31 $_i$ (i=1~4)は、その光軸が、対応する $SOA20_i$ の光軸と一致する位置に設けられており、 $SOA20_i$ からの光が光導波路31 $_i$ を伝搬されるようになっている。

[0098]

また、光導波路 $3 \ 1_1 \sim 3 \ 1_4$ には、所定の反射ピーク波長を有する光誘起ブラッググレーティング $3 \ 2$ がそれぞれ形成されている。そして、光を増幅する $SOA20_i$ と、対応する光導波路 $3 \ 1_i$ に設けられたグレーティング $3 \ 2$ とによって、所定波長の光を生成する外部共振器型の光源が構成されている。また、光導波路 $3 \ 1_1 \sim 3 \ 1_4$ のそれぞれに設けられたグレーティング $3 \ 2$ は、互いに異なる反射ピーク波長を有している。これにより、本光集積素子 $1 \ B$ は、発振波長が異なる $4 \ B$ 個の外部共振器型の光源から構成された $4 \$ 波長光源となっている。

[0099]

一方、光回路素子30のうちで下流側の光回路部分における石英基板35上の光導波層は、光合波器33と、出力用の光導波路34とを有する導波路パターンで形成されている。上流側の光導波路31 $_1$ ~31 $_4$ は、それぞれ光合波器33に接続されている。光合波器33は、光導波路31 $_1$ ~31 $_4$ から入力される4波長の光を合波して、光導波路34へと出力する。

[0100]

なお、図12においては、光合波器33を構成する光回路の具体的な導波路パターンについては、図示を省略している。このような光合波器33としては、例えば、AWG (Arrayed Waveguide Grating)、MZI (Mach-Zehnder Interferometer) 干渉計、あるいはMMI (Multimode Interference) カプラなどを用いることができる。

[0101]

これらの光導波路 31_1 ~ 31_4 、光合波器 33、及び光導波路 34 を有する光回路素子 30 は、ボンディングパッド 52 を介し(図 13 参照)、シリコンベンチ 10 の第 2 搭載面 10 b 上に搭載されている。また、光回路素子 30 は、図 1 1に示すように、そのコア 36 を含む光導波層が第 2 搭載面 10 b 側に位置するようにフリップチップで搭載されている。

[0102]

シリコンベンチ10の第2搭載面10bには、図13に示すように、光導波路 31_1 ~ 31_4 のそれぞれに沿うように4本のV溝13が形成され、さらに、出力 用の光導波路34に沿うようにV溝15が形成されている。また、第2搭載面10bには、光合波器33に面する部分を含む範囲に、ダイシング溝16が設けられている。また、シリコンベンチ10には、 $SOA20_1$ ~ 20_4 を搭載する第1搭載面10aと、光回路素子30を搭載する第2搭載面10bとの間に、ダイシング溝11が設けられている。

[0103]

光ファイバ40としては、本実施形態においては、1本の光ファイバ40が設置されている。光ファイバ40は、そのコア41の光軸が、対応する光導波路34の光軸と一致する位置に設けられており、光導波路34からの光が光ファイバ40へと入力されるようになっている。

[0104]

この光ファイバ40は、シリコンベンチ10の第3搭載面10c上に搭載されている。

[0105]

シリコンベンチ10の第3搭載面10cには、図13に示すように、V溝14が形成されている。光ファイバ40は、対応するV溝14によって位置決めされて固定されている。また、シリコンベンチ10には、光回路素子30を搭載する第2搭載面10bと、光ファイバ40を搭載する第3搭載面10cとの間に、ダイシング溝12が設けられている。

[0106]

 $SOA20_1 \sim 20_4$ をシリコンベンチ10上に搭載するためのボンディングパ

ッド51は、図13に実線で示すように、シリコンベンチ10側の第1搭載面10 a上に設けられている。また、光導波路3 1_1 ~3 1_4 、光合波器33、光導波路34を有する光回路素子30をシリコンベンチ10上に搭載するためのボンディングパッド52は、図13に破線で示すように、シリコンベンチ10の第2搭載面10bに対向する光回路素子30側のクラッド37の面上に、メタル層を介して設けられている。

[0107]

また、シリコンベンチ100第2搭載面10b上には、素子搭載面上にSOA 20_1 ~ 20_4 及び光回路素子30を搭載するときにダイボンダに認識させる位置合わせマーク53が形成されている。同様に、光回路素子300クラッド370面上には、位置合わせマーク54が形成されている。

[0108]

本実施形態による光集積素子の効果について説明する。

[0109]

図11~図13に示した光集積素子1Bにおいては、 $SOA20_1$ ~ 20_4 と、光回路素子30との2種類の光部品を別々に用意する。そして、それらを光回路素子30の基板35とは別に設けられたシリコンベンチ10の所定の面上に搭載することによって、光集積素子1Bを構成している。これにより、 $SOA20_1$ ~ 20_4 に対して、偏波依存性などの特性が良好な光導波路 31_1 ~ 31_4 が集積された光集積素子1Bが得られる。また、2種類の光部品を別々に作製することにより、光集積素子1Bの製造歩留まりを向上することができる。

[0110]

また、光回路素子30の構成としては、図1に示した実施形態の光集積素子1Aの構成のみでなく、本実施形態のように、光合波器33を含む光回路パターンで光導波路が形成された光回路素子を用いることも可能である。このような構成では、4波長の光を合波することにより、1本の光ファイバ40から出力することができる。

[0111]

次に、上記した光集積素子を用いた光源モジュールについて説明する。

[0112]

図 14 は、本発明による光源モジュールの一実施形態の構成を一部破断して示す斜視図である。本実施形態の光源モジュール 6 は、略円筒形状のハウジング 6 0 内に 4 波長光源である図 1 1 に示した光集積素子 1 B を設置した光モジュールである。光集積素子 1 B では、1 S O A 1 C 1 1 1 1 で生成された 1 彼長の光は、光合波器 1 3 1 1 で生成された 1 彼長の光は、光合波器 1 3 1 1 でれる。

[0113]

光源モジュール6のハウジング60内には、フェルール61、レンズ63、及び光集積素子1 Bが、互いに光軸を一致させて設置されている。光集積素子1 Bは、ハウジング60の基部65上に、 $SOA20_1\sim20_4$ が基部65側、光ファイバ4 0 がレンズ63側に位置するように設置されている。また、基部65には、光集積素子1 Bの各素子に必要な電気信号等を供給するピン66が設けられている。

[0114]

以上の構成において、光集積素子1Bから出力された光は、集光用のレンズ63を介してフェルール61に挿通された光ファイバ62に入力され、この光ファイバ62から外部へと出力される。

[0115]

図15は、本発明による光源モジュールの他の実施形態の構成を示す斜視図である。本実施形態の光源モジュール7は、略四角形状のパッケージ70内に4波長光源である図11に示した光集積素子1Bを設置した光モジュールである。

[0116]

光源モジュール7のパッケージ70内には、フェルール71、及び光集積素子 $1\,\mathrm{B}$ が、互いに光軸を一致させて設置されている。光集積素子 $1\,\mathrm{B}$ は、パッケージ70の底部75上に、 $5\,\mathrm{OA}\,2\,\mathrm{O}_1\sim2\,\mathrm{O}_4$ がフェルール71とは反対側、光ファイバ40がフェルール71側に位置するように設置されている。また、光ファイバ40は、フェルール71に挿通された光ファイバ72に接続されている。また、パッケージ70の $5\,\mathrm{OA}\,2\,\mathrm{O}_1\sim2\,\mathrm{O}_4$ 側の面には、光集積素子1 $5\,\mathrm{B}$ の各素子

に必要な電気信号等を供給するピン76が設けられている。

[0117]

以上の構成において、光集積素子1Bから出力された光は、光ファイバ40からフェルール71に挿通された光ファイバ72に入力され、この光ファイバ72 から外部へと出力される。

[01.18]

図14、図15の光源モジュール6、7に示すように、上記構成の光集積素子を用い、シリコンベンチ上に搭載された半導体光素子及び光回路素子によって構成された光源からの光を出力するように光源モジュールを構成することにより、偏波依存性などの特性が良好な光集積素子を光源とする光通信用の光源モジュールが得られる。なお、このような光源モジュールは、図1に示した光集積素子1Aを用いて構成することも可能である。

[0119]

本発明による光集積素子、光集積素子の製造方法、及び光源モジュールは、上記した実施形態及び実施例に限られるものではなく、様々な変形が可能である。例えば、図1、図11に示した光集積素子1A、1Bでは、半導体光素子として半導体光増幅素子20 $_1$ ~20 $_4$ を用いるとともに、光導波路3 $_1$ ~3 $_1$ 4にグレーティング32を形成して、外部共振器型の光源を構成している。これに対して、半導体光素子として半導体レーザ素子を用い、光導波路にはグレーティングを形成しない構成としても良い。

[0120]

また、光集積素子1A、1Bは、いずれも、4波長光源として構成されているが、一般には、1または複数個の半導体光素子及び光導波路から構成される1または複数波長の光源とすることが可能である。また、各素子のシリコンベンチ上への搭載については、必要な位置合わせ精度等に応じ、フリップチップ以外の搭載方法としても良い。

[0121]

【発明の効果】

本発明による光集積素子、光集積素子の製造方法、及び光源モジュールは、以

上詳細に説明したように、次のような効果を得る。すなわち、所定波長の光を出力する半導体光素子と、基板上に半導体光素子からの光が伝搬される光導波路が形成された光回路素子とを、別に用意されたシリコンベンチ上に搭載する構成によれば、半導体光素子が搭載される基板、及び光導波路が形成される光回路素子の基板として、それぞれ好適な材質の基板を用いることができる。

[0122]

したがって、半導体光素子に対して、偏波依存性などの特性が良好な光導波路が集積された光集積素子、及び光集積素子の製造方法が得られる。また、2種類の光部品を別々に作製することにより、光集積素子の製造歩留まりを向上することができる。

[0123]

また、上記した光集積素子を備え、半導体光素子及び光回路素子によって構成された光源からの光を出力する構成の光源モジュールによれば、偏波依存性などの特性が良好な光集積素子を光源とする光通信用の光源モジュールが得られる。

【図面の簡単な説明】

【図1】

光集積素子の一実施形態の光伝搬方向に平行な断面構成を示す側面断面図である。

【図2】

図1に示した光集積素子の平面構成を示す上面図である。

【図3】

図1に示した光集積素子におけるシリコンベンチの平面構成を示す上面図である。

【図4】

図1及び図2に示した光集積素子の光伝搬方向に垂直な断面構成を示す I - I 矢印断面図である。

【図5】

図1及び図2に示した光集積素子の光伝搬方向に垂直な断面構成を示すII-II 矢印断面図である。 【図6】

図1に示した光集積素子に樹脂を充填した構成について示す(a)側面図、及び(b)上面図である。

【図7】

図1に示した光集積素子の製造方法を概略的に示す工程図である。

【図8】

図1に示した光集積素子の光学特性を模式的に示すグラフである。

【図9】

図1に示した光集積素子におけるSOAと光導波路との間での光の結合損失を 示すグラフである。

【図10】

図1に示した光集積素子におけるSOAと光導波路との間での光の結合損失を 示すグラフである。

【図11】

光集積素子の他の実施形態の光伝搬方向に平行な断面構成を示す側面断面図である。

【図12】

図11に示した光集積素子の平面構成を示す上面図である。

【図13】

図11に示した光集積素子におけるシリコンベンチの平面構成を示す上面図で ある。

【図14】

光源モジュールの一実施形態の構成を一部破断して示す斜視図である。

【図15】

光源モジュールの他の実施形態の構成を示す斜視図である。

【符号の説明】


1 A、1 B …光集積素子、1 0 … シリコンベンチ、1 0 a …第 1 搭載面、1 0 b …第 2 搭載面、1 0 c …第 3 搭載面、1 1、1 2 … ダイシング溝、1 3、1 4、1 5 … V溝、1 6 … ダイシング溝、1 8 …樹脂、

20、 20_1 ~ 20_4 … 半導体光増幅素子(SOA)、21 … 上流側端面、22 … 下流側端面、26 … 発光層、30 … 光回路素子、31、 31_1 ~ 31_4 … 光導波路、32 … グレーティング、33 … 光合波器、34 … 光導波路、35 … 石英基板、36 … コア、37 … オーバークラッド、40、 40_1 ~ 40_4 … 光ファイバ、41 … コア、50 … 電極、51、52 … ボンディングパッド、53、54 … 位置合わせマーク、


6…光源モジュール、60…ハウジング、61…フェルール、62…光ファイバ、63…レンズ、65…基部、66…ピン、7…光源モジュール、70…パッケージ、71…フェルール、72…光ファイバ、75…底部、76…ピン。

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】





【図6】








[図7]























【図10】




【図11】




【図12】




【図13】



【図14】



【図15】



【書類名】 要約書

【要約】

【課題】 半導体光素子に対して偏波依存性などの特性が良好な光導波路が集積 された光集積素子、光集積素子の製造方法、及び光源モジュールを提供する。

【解決手段】 光を増幅して出力する半導体光素子である4個の $SOA20_1$ ~ 20_4 と、 $SOA20_1$ ~ 20_4 に対応し、それぞれグレーティング32が設けられた4本の平面導波路型の光導波路 31_1 ~ 31_4 が石英基板35上に形成された光回路素子30と、 $SOA20_1$ ~ 20_4 及び光回路素子30を搭載するための基板であるシリコンベンチ10とを用意する。そして、 $SOA20_1$ ~ 20_4 及び光回路素子30を、それぞれシリコンベンチ10の素子搭載面における第1搭載面10a及び第2搭載面10b上に搭載して、 $SOA20_1$ ~ 20_4 からの光が光導波路 31_1 ~ 31_4 を伝搬される光集積素子1Aを構成する。

【選択図】 図1



出願人履歴情報

識別番号

[000002130]

1. 変更年月日 1990年 8月29日

[変更理由] 新規登録

住 所 大阪府大阪市中央区北浜四丁目5番33号

氏 名 住友電気工業株式会社